### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-035457

(43)Date of publication of application: 12.02.1993

(51)Int.Cl.

GO6F 9/06 G06F 12/06 G06F 15/78

(21)Application number: 03-189915 .

(71)Applicant:

MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

30.07.1991

(72)Inventor:

**OGISHI TOSHIYA** 


**SEKI MICHIO** 

## (54) ONE-CHIP MICROCOMPUTER

#### (57)Abstract:

PURPOSE: To alter the process contents of a ROM for error correction by altering the process contents in the internal ROM with process contents set in an internal memory.

CONSTITUTION: When an address fetch part 4 detects a correction start address indicated by the internal memory 3, the address fetch part 4 indicates data switching from the ROM 2 to the internal memory 3 to a data selector 5 with a select signal 14 and a central processing unit 1 is supplied thereafter with data written in the internal memory 3 from outside before the one-chip microcomputer starts operating. The internal memory 3 is supplied with an address signal from the central processing unit 1 through the address fetch part 4 and operates equally with a read of the ROM 2. While the central processing unit 1 reads the data out of the internal memory 3, the address fetch part 4 outputs an interruption inhibition signal 15 to the central processing unit 1 to inhibit interruption processing.



### **LEGAL STATUS**

[Date of request for examination]

01.12.1994

[Date of sending the examiner's decision of rejection]

14.01.1997

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-35457

(43)公開日 平成5年(1993)2月12日

(51)Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FI	技術表示箇所
G06F	9/06	440 N	8944-5B		
	12/06	<b>520</b>	8841-5B		
	15/78	510 K	7530-5L		

## 審査請求 未請求 請求項の数3(全 5 頁)


特顯平3-189915	(71)出願人 000005821 松下電器座業株式会社
平成3年(1991)7月30日	大阪府門真市大字門真1006番地 (72)発明者 小岸 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
	(72)発明者 関 道雄 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
	(74)代理人 弁理士 小鍜治 明 (外2名)

## (54) 【発明の名称】 ワンチップマイクロコンピユータ

## (57) 【要約】

【目的】 ROMを内蔵したワンチップマイクロコンピュータにおいて、誤り訂正のためROMの処理内容を変更可能とする。

【構成】 ROM2のデータ11と内蔵メモリ3のデータ12のいずれを中央演算処理装置1に供与するかをデータセレクタ5で規制し、データセレクタ5をアドレスフェッチ4に設定された訂正指示アドレスに基づいて選択してROM2の処理内容を内蔵メモリ3にて設定される処理内容によって変更する。



#### 【特許請求の範囲】

【請求項1】中央演算処理装置の処理内容を記憶するROMと、前記ROMの誤り訂正を目的とする処理内容を外部から入力することが可能な内蔵メモリと、前記ROMのデータと前記内蔵メモリのデータとを前記中央演算処理装置に供与する規制を行う規制回路とを具備し、ワンチップ内に内蔵されている前記ROMの処理内容を前記内蔵メモリにて設定される処理内容によって変更する機能を有するワンチップマイクロコンピュータ。

【請求項2】中央演算処理装置の処理内容を記憶するR OMと、前記ROMの誤り訂正を目的とする処理内容を 外部から入力することが可能な内蔵メモリと、前記内蔵 メモリにデータを外部から格納するためのアドレス入力 とデータ入力と、前記中央演算処理装置の前記ROMに 対するアドレス指定において前配内蔵メモリにより指示 される訂正開始アドレスを検出して前記中央演算処理装 置に供与される前記ROMのデータから前記内蔵メモリ のデータへ切り換えて前記内蔵メモリのデータの読み出 しを前記ROMの読み出しと等しく動作させるような前 記内蔵メモリへのアドレス信号を発生し、さらに前記中 央演算処理装置が発生するアドレス指定が前配内蔵メモ リにより指示される前記ROMに対する訂正終アアドレ スに一致したとき前記内蔵メモリのデータから前記RO Mのデータに切り換えるアドレスコントロール回路とを 具備し、前記ROMに記憶された処理内容に前配内蔵メ モリに前記アドレス入力と前記データ入力により任意に 設定可能である処理内容を付加して動作することにより 構成される請求項1に記載のワンチップマイクロコンピ ュータ。

【請求項3】中央演算処理装置の処理内容を記憶するR OMと、前記ROMの誤り訂正を目的とする処理内容を 外部から入力することが可能な内蔵メモリと、前記内蔵 メモリにデータを外部から格納するためのアドレス入力 とデータ入力と、前記中央演算処理装置の前記ROMに 対するアドレス指定において前記内蔵メモリにより指示 される訂正指示アドレスに一致すると前記中央演算処理 装置に対し割り込み信号を発生して前記中央演算処理装 置が発生するアドレス指定を前記ROMから前記内蔵メ モリに切り換えて前記内蔵メモリのデータを読み出し、 さらに前記中央演算処理装置が前記内蔵メモリのデータ に書き込まれた割り込み復帰命令を読み出すと前配中央 演算処理装置が発生するアドレス指定を前記内蔵メモリ から前配ROMに復帰させる規制回路とを具備し、前配 ROMに配憶された処理内容に前配内蔵メモリに前記ア ドレス入力と前記データ入力により任意に設定可能であ る処理内容を付加して動作することにより構成される語 ・ 求項1に記載のワンチップマイクロコンピュータ。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、ROMを内蔵するワン

チップマイクロコンピュータに関するものである。

#### [0002]

【従来の技術】従来、ROMを内蔵するワンチップマイクロコンピュータは、製造過程においてあらかじめ定められた内容のROMが作り込まれるため、製造後にそのROMの内容を変更することができない。

#### [0003]

【発明が解決しようとする課題】そのため、ROMを内蔵するワンチップマイクロコンピュータにおいては、誤り等の修正のためにROMの内容を変更する必要が生じた場合、変更したROMの内容でワンチップマイクロコンピュータを新たに製造しなければならない。すなわち、ROMの内容を一部でも変更しようとする場合には、変更前のROMの内容が作り込まれたワンチップマイクロコンピュータを利用することができない。

#### [0004]

【課題を解決するための手段】この問題点を解決するため、本発明のワンチップマイクロコンピュータはROMの誤り訂正を目的とする処理内容を外部から入力することが可能な内蔵メモリと、ROMのデータと内蔵メモリのデータとを中央演算処理装置に供与する規制を行う規制回路を備えている。

#### [0005]

【作用】ROMまたは内蔵メモリのいずれのデータを中央演算処理装置に供与するか規制することにより、ROMの処理内容を内蔵メモリにて設定される処理内容によって変更してROMの誤り等を修正することができるため、ROMの内容を一部変更する場合にROMの内容の確定したワンチップマイクロコンピュータを利用できる。

#### [0006]

【実施例】図1は本発明のワンチップマイクロコンピュ **一タの一実施例を示すブロック図である。図1におい** て、中央演算処理装置1にはデータセレクタ5を介して ROM2のデータ11及び内蔵メモリ3のデータ12が 入力し、いずれかのデータが供与される。一方、中央演 算処理装置1からはアドレスフェッチ4を介してROM 2及び内蔵メモリ3にアドレス信号13を出力し、両方 にアドレス信号を供与する。内蔵メモリ3には外部から データを格納するためのアドレス入力8とデータ入力9 が備えられており、ワンチップマイクロコンピュータの 電源投入後またはリセット後、ワンチップマイクロコン ピュータが動作を開始する前に外部より内蔵メモリ3に データが書き込まれ、そのデータに含まれる任意の訂正 指示アドレスが訂正指示アドレス信号10を通じてアド レスフェッチ4に指示される。また、中央演算処理装置 1には内蔵メモリ3への切り換え許可を選択する選択入 カフが備えられており、電源投入後またはリセット後あ る一定期間経過してワンチップマイクロコンピュータが 動作を開始した際、切り換えを許可するか否かを選択す

る。選択入力7が内蔵メモリ3への切り換えを許可する よう選択すれば、中央演算処理装置1のROM2に対す るアドレス指定において、アドレスフェッチ4が内蔵メ モリ3により指示された訂正開始アドレスを検出する と、アドレスフェッチ4はデータセレクタ5に対し選択 億号14でROM2から内蔵メモリ3へのデータ切り換 えを指示し、これ以降中央演算処理装置1にはワンチッ プマイクロコンピュータの動作開始前に外部より内蔵メ モリ3に書き込まれたデータが供与される。内蔵メモリ 3には中央演算処理装置1からアドレスフェッチ4を通 じてアドレス信号が供与され、ROM2の読み出しと等 しく動作する。中央演算処理装置1が内蔵メモリ3から データを読み出している間は、割り込み処理のためRO M2の読み出しに移行しないようアドレスフェッチ4か ら割り込み禁止信号15を中央演算処理装置1に出力 し、割り込み処理を禁止する。内蔵メモリ3からのデー タ読み出しに移行した後、中央演算処理装置1の内蔵メ モリ3へのアドレス指定において、アドレスフェッチ4 が内蔵メモリ3により指示された訂正終了アドレスを検 出すると、アドレスフェッチ4はデータセレクタ5に対 し選択信号14で内蔵メモリ3からROM2へのデータ 切り換えを指示し、中央演算処理装置1へのデータ供与 は内蔵メモリ3からROM2へ復帰する。また、この時 アドレスフェッチ4から中央演算処理装置1に対し出力 している割り込み禁止信号15も解除する。一方、選択 入力7が内蔵メモリ3への切り換えを禁止するよう選択 すれば、アドレスフェッチ4からの指示にかかわらず中 央演算処理装置1がデータセレクタ5に対し選択信号1 6 でROM2のデータを選択するよう指示するため、中 央演算処理装置1はROM2からのデータのみ供与され るので従来のワンチップマイクロコンピュータと同じ動 作をする。

【〇〇〇7】図2は本発明のワンチップマイクロコンピ ュータの他の実施例のブロック図である。図2におい て、中央演算処理装置21にはROM22のデータ31 及び内蔵メモリ23のデータ32が入力しているが、両 方のデータが重畳しないよう異なるアドレスを割り当て ている。一方、中央演算処理装置21からはアドレスフ ェッチ24を介してROM22及び内蔵メモリ23にア ドレス信号33を出力し、両方にアドレス信号を供与す る。内蔵メモリ23には外部からデータを格納するため のアドレス入力28とデータ入力29が備えられてお り、ワンチップマイクロコンピュータの電源投入後また はリセット後、ワンチップマイクロコンピュータが動作 を開始する前に外部より内蔵メモリ23にデータが書き 込まれ、そのデータに含まれる任意の訂正指示アドレス が訂正指示アドレス信号30を通じてアドレスフェッチ 24に指示される。また、中央演算処理装置21には内 蔵メモリ23への切り換え許可を選択する選択入力27 が備えられており、電源投入後またはリセット後ある一 定期間経過してワンチップマイクロコンピュータが動作 を開始した際、切り換えを許可するか否かを選択する。 選択入力27が内蔵メモリ23への切り換えを許可する よう選択すれば、中央演算処理装置21のROM22に 対するアドレス指定において内蔵メモリ23に掛き込ま れた訂正指示アドレスを検出すると、アドレスフェッチ 24は中央演算処理装置21に対し割り込み信号35に て割り込み要求を発生する。中央演算処理装置21はこ の割り込み要求を受理すると全ての割り込みを禁止した 後、アドレス指定を内蔵メモリ23に設定するので中央 演算処理裝置21にはワンチップマイクロコンピュータ の動作開始前に外部より内蔵メモリ23に書き込まれた データが供与され、割り込み処理に移行する。内蔵メモ リ23には中央演算処理装置21からアドレスフェッチ 24を通じてアドレス信号が供与され、ROM23の読 み出しと等しく動作する。内蔵メモリ23のデータ読み 出しに移行した後、中央演算処理装置21が内蔵メモリ 23に書き込まれた割り込み復帰命令を読み出すと、中 央演算処理装置21はアドレス指定を内蔵メモリ23に **掛き込まれた任意の訂正指示アドレスの次のアドレスに** 設定して割り込み処理から復帰し、ROM22の処理を 継続する。一方、選択入力27が内蔵メモリ23への切 り換えを禁止するよう選択すれば、中央演算処理装置2 1は割り込み禁止信号37にてアドレスフェッチ24に 対して内蔵メモリ23に容き込まれた訂正指示アドレス による割り込み要求を禁止するか、アドレスフェッチ2 4が内蔵メモリ23に審き込まれた訂正指示アドレスに よる割り込み要求を発生しても受理しないようにし、中 央演算処理装置21はROM22からのデータのみ供与 されるので従来のワンチップマイクロコンピュータと同 じ動作をする。

【0008】以上の構成により、ワンチップマイクロコンピュータのROMの処理内容を外部から任意に設定された内蔵メモリの処理内容に基づき変更できる。また、ROMの処理内容の変更を必要としない場合には、そのままROMを内蔵したワンチップマイクロコンピュータとして使用できる。

#### [0009]

【発明の効果】本発明により、ROMを内蔵したワンチップマイクロコンピュータにおいて、その処理内容を内蔵メモリにて設定される処理内容によって変更して処理内容の誤り等を修正することができるため、処理内容を一部変更する場合に変更前のROMの内容が作り込まれたワンチップマイクロコンピュータが利用できる。

## 【図面の簡単な説明】

【図1】本発明の一実施例のワンチップマイクロコンピュータのブロック図


【図2】本発明の他の実施例のワンチップマイクロコン ピュータのブロック図

## 【符号の説明】

- 1 中央演算処理装置
- 2 ROM
- 3 内蔵メモリ
- 4 アドレスフェッチ
- 5 データセレクタ
- 6 RAM
- 7 選択入力
  - 8 内蔵メモリへのアドレス入力
  - 9 内蔵メモリへのデータ入力
  - 10 訂正指示アドレス信号
  - 11 ROMからのデータ
  - 12 内蔵メモリからのデータ
  - 13 アドレス信号
  - 1 4 選択信号
  - 15 割り込み禁止信号

- 16 選択信号
- 21 中央演算処理装置
- 22 ROM
- 23 内蔵メモリ
- 24 アドレスフェッチ
- 26 RAM
- 27 選択入力
- 28 内蔵メモリへのアドレス入力
- 29 内蔵メモリへのデータ入力
- 30 訂正指示アドレス信号
- 31 ROMからのデータ
- 32 内蔵メモリからのデータ
- 33 アドレス信号
- 35 割り込み信号
- 37 割り込み禁止信号

[図1]



[図2]

